Zestaw Basys 3 Artix-7 FPGA Trainer Board

Oryginalny Basys3 to zestaw do projektowania układów/systemów cyfrowych w środowisku Vivado Design Suite, z układem FPGA w wersji 35-T rodziny Artix 7 firmy Xilinx pozwalającym je praktycznie wdrożyć.
Zestaw ten to najnowsza odsłona linii produktów Basys powstała specjalnie z myślą o osobach początkujących i studentach kierunków elektronicznych. W ich ręce producent oddaje gotowy do użycia produkt o dużej liczby peryferii zawierający niezbędne obwody. Tym samym nie ma potrzeby dołączania odrębnych komponentów, by stworzyć określone rozwiązanie. Ostatnie może być przy tym proste (np.: bramki logiczne) lub bardziej złożone (np.: namiastka domu inteligentnego). Zatem to sprzęt do zastosowań domowych oraz profesjonalnych, w tym do układów czasu rzeczywistego (RTOS). To co go wyróżnia spośród innych zestawów to:

• zwiększona liczbą urządzeń wejść/wyjść (I/O) - podwojona w stosunku do wcześniejszych produktów linii Basys,
• nowoczesna architektura - o zwiększonych możliwościach sprzętowych, szczególnie dzięki użytemu w zestawie układowi FPGA, który w stosunku do poprzednika, tzn. układów FPGA rodziny Spartan3, zawiera więcej bloków logicznych, bloki DSP zamiast konwencjonalnych mnożników oraz więcej pamięci RAM,
• pakiet do tworzenia systemów SoC o dużej wytrzymałości - w ramach środowiska Vivado
  Design Suite oferującego lepszą obsługę oraz większe możliwości w stosunku do środowiska ISE. Możliwości te obejmują integrację bloków IP (skracającą czas projektowania nawet do 10 razy) oraz analizator Vivado Serial I/O (dostępny w wersji Design Edition wspomnianego środowiska)

Zestaw Basys3 jest w szczególności polecany hobbystom i organizatorom kursów poświęconych układom programowalnym, oraz uczestnikom tych kursów. Zestaw nie zawiera kabla Micro-USB.

Specyfikacja produktu:

• Układ FPGA rodziny Artix-7 w wersji 35-T

❖ 33280 programowalnych bloków logicznych, z których każdy zawiera cztery sześciowejściowe tablice funkcji (LUT) i 8 przerzutników
❖ 1800 kbit pamięci RAM
❖ pięć układów zarządzania zegarem, każdy z pętlą synchronizacji fazy (PLL)
❖ 90 bloków DSP
❖ Wewnętrzny zegar o prędkości powyżej 450 MHz
❖ Dwukanałowy, wbudowany przetwornik analogowo-cyfrowy (XADC)

• Pamięć Serial Flash

• Gniazdo kart microSD do programowania układu FPGA

• Interfejsy:

❖ Interfejs USB-JTAG
❖ Interfejs USB-UART
❖ Host USB HID dla myszy, klawiatur i kart pamięci

• Peryferia:

❖ 16 przełączników użytkownika
❖ 16 diod LED użytkownika
❖ 5 przycisków użytkownika
❖ 12-bitowe wyjście VGA
❖ Jeden czteropozycyjny wyświetlacz siedmiosegmentowy

• Złącza rozszerzające:

❖ Złącze Pmod dla sygnałów XADC
❖ Trzy 12-bitowe złącza Pmod

• Zasilanie: z USB lub dowolnego zewnętrznego źródła zasilania 4,5...5,5 V